Patent Abstracts of Japan

PUBLICATION NUMBER

56147467

PUBLICATION DATE

16-11-81

APPLICATION DATE

18-04-80

APPLICATION NUMBER

55050428

APPLICANT: TOSHIBA CORP;

INVENTOR:

HATANO YUTAKA;


INT.CL.


H01L 27/08 H01L 27/12 H01L 29/78

TITLE

CMOS SEMICONDUCTOR DEVICE

AND MANUFACTURE THEREOF





. . . .

ABSTRACT:

PURPOSE: To eliminate the leakage current between the first and second FETs in a CMOS device and speed up the same by making electrodes contactint with each other reach an insulating substrate solely through the contact portion and vicinity.

CONSTITUTION: On a saphhire substrate 61, an epitaxial layer in grown, and a P layer 66 and an N layer 67 are provided. As is diffused in the P layer 66 to form N+ type source and drain 62 and 63, while B is diffused in the N layer 67 to form P+ type source and drain 65 and 64. Then, this is coated with an Al thin film 68, which is opened at the boundary between the drains in order to form a protonimplanted layer 69. The Al film 68 is removed, and a heat treatment is applied. Consequently, the proton-implanted portion is enhansively diffused to reach the substrate 61. Then, a gate insulating film and various electrodes are provided as usual. By said constitution, the sources and drains can be formed shallowly, and the transverse diffusion can be decreased. Accordingly, the capacitance resulting from the overlap with the gate can be decreased, and the element can be speed up. In addition, the sources of both FETs will not be forward-biased, so that the leakage current can be restrained.

COPYRIGHT: (C)1981, JPO& Japio

¹19 日本国特許庁 (JP)

10 特許出願公開

[®] 公開特許公報 (A)

昭56-147467

 ⑤Int. Cl.³
H 01 L 27/08 27/12 29/78

識別記号

庁内整理番号 6426—5F 6426—5F 6603—5F

❸公開 昭和56年(1981)11月16日

発明の数 2 審査請求 未請求

(全 4 頁)

Ø相補型MOS半導体装置とその製造方法

②特

願 昭55-50428

20出

預 昭55(1980)4月18日

@発 明 者

者 波多野裕

川崎市幸区小向東芝町1番地東

京芝浦電気株式会社総合研究所

内

⑪出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

四代 理 人 弁理士 則近憲佑

外1名

朔 紺 耆

1. 発明の名称 相補型MOS 半導体装置と その製造方法

2. 特許か末の範囲

(I)を設置上に設けられた品状半導体層と、との 島状半導体層に形成された1対の第1電野効果 間に能1導電型のティネルを有する第1電界効果 トランジスタと、この第1電影効果トランジスタと と表を運電をが超してなる1対の第2導電 型電機間に第2導電型のティネルを有する第2電 外別果トランジスタとを具備した相補型 MOS 半導 体装置において、前配相接する電板が相接部近傍 全域のみで前配影影層まで到達していることを特 数とする相補型 MOS 半導体装置。

(2) 軽級限上島 秋半導体層を形成する工程と、この半導体層に1対の第1導電型電極間に第1導電型のティネルを有する第1電界効果トランジスタと、この第1電界効果トランジスタと夫々導電型電板が相接してなる1対の第2導電型電極間に第2導電型のティネルを有する第2電界効果トラン

ジスタとを形成する工程と、前配相接する電極が相接部近傍全域のみで前配無線層まで到達する工程とを具備することを特徴とする相補型 MOS 半導体装置の製造方法。

(3)前配絶録層が半導体基板内の埋込み絶録層より成ることを特徴とする前配特許請求の範囲第 1 項配載の半導体装置。

(4) 前記絶録層が、絶録基板より成ることを特徴 とする前記符許請求の範囲第1項記載の半導体装置。

3 発明の詳細な説明・

本発明は絶録層上に設けられた相補型 MOS 半導体装置及びその製造方法に関する。

絶級層上に設けた相補型 MOS 半導体装置は、半 導体基板に基板と逆導電形のウエルを形成して、 基板とウエルにそれぞれ逆導電型のトランジスタ を設けた相補型 MOS 半導体装置と比較して、浮遊 容量が小であるため、高速化でき、 N チャネルト ランジスタと P チャネルトランジスタが完全に分 離されているため、寄生サイリスタ動作による破 兼が全く起とらず、更に出力端となる両トランジ スタのドレインを接して設けることが出来るため、 高集積化できる等の多くの長所を有するととが日 経エレクトロニクス「SOSLSIの現状と可能性を深 る | 1979年7月23日号 pp 110~p132 に記載 されている。しかし、高集積化するために、ドレ イン領域を接して形成した絶影層上に設けた相補 型 MOS 半導体装置においては N チャネルトランジ スタ及びPチャネルトランジスタのそれぞれのド レイン接合のうち少なくとも一方がドレイン下の **幹最層まで達していない場合あるいは、両ドレイ** TのOSE保さが異なる場合には、Nチャネルトラ ングスタあるいはPチャネルトランジスタのソー ス接合が順方向にペイアスされて、鴻浅電流が増 大するという重大な欠点を有する。即ち期1図に 示す様に絶録蓋板(J)上の N チャネルトランジスタ のソース(2)ドレイン(3)接合が絶嚴層との界面まで 達していない場合あるいは第2図の様にNチャネ ルトランジスタのソース切ドレイン20接合の方が P チャネルトランジスタのソースの、ドレイン四

接合より送い場合には、ゲート入力信号がローレベルの時 P チャネルトランジスタはオンとなり、 P チャネルトランジスタのドレイン(4), C4 と N チャネルトランジスタの基板(6), 四を介して N チャネルトランジスタのメース接合が履方向にベイアスされ獨複電流が流れる。

次に集る図に示すよりにPチャネルトランスタの接合が絶線膜との界面まで選してランル場合あるいは図4に示す様にPチャネルトランジスタの接合がNチャネルトランスタはオンとなり、Nチャネルトランスタはオンとなり、Wチャネルトランスタのドレインのようにバインのようのは動作を招待した。ととなり漏液電流が流れ来子の誤動作を名

本発明は上記点に鑑みなされたもので、 絶縁層上に設けられた島状半導体層と、 との島状半導体層と 既 の島状半導体層に形成された 1 対の第 1 導電型電極間に 第 1 導電型のチャネルを有する第 1 電界効果トランジス

タと、との第1電界効果トランジスタと夫々導電型電極が相接してなる1対の第2導電型電極間に 無2導電型のチャネルを有する第2電界効果トランジスタとを具備した相補型 MOS 半導体装置を形成し、前配相接する電極を相接部近傍全域のみで前配絶録層まで到達させることにより前配第1及 び舞2電界効果トランジスタ間に流れる凝視電流 を無くし、且つ高速化可能な相補型 MOS 半導体装 置とその製造方法を提供することを目的とするも のである。

尚、本明細書における相接部近傍とは前記相接 する電極における前記チャオル領域よりも前記相 接部に近い位置の領域を意味する。

以下実施例に基を本発明を詳細に説明する。 約5 図 (a) は絶録層的に例えばサファイア基板を用い、この島状半導体層例えばシリコン層をエピタキシャル成長させドレインが互いに相接している相補形 MOS インベータが構成されてなる実施例を示す。 N チャネルトランジスタのドレインである P⁺ とP チャネルトランジスタのドレインである P⁺

層的を接して設けるととにより高集費化を図ると とができ、且つ相接する N+ 層と P+ 層の境界近傍 58,59 は絶録層まで到達している構造にする。従 って第1図乃至第4図に示したNチャネルトラン ジスタあるい t P チャネルトランジスタのソース 接合62,日が順方向にパイアスされることを防ぎ、 据徳電流を抑えることができ且つNチャネルトラ ンジスタ、Pチャオルトランジスタともにソース 53,50及びドレイン53,54領域がシリコン層下の サファイア基板との界面まで必ずしも違している 必要がないため、Nチャネルトランジスタ及びP チャネルトランジスタのソース、62、日ドレイン 69.60形成のためのイオン注入条件あるいは拡散 条件の選択の自由度は大巾に増大する。またソー ス、ドレイン領域を投ぐ形成できるので、ゲート 下へのソース,ドレインの校方向拡散の大きさを 小さくでき、ケートとソース,ドレインとのオー パラップキャパシタンスを放少せしめることがで き常子の高速化を図るととができる。

また、上記実施例では相接する N+ 層と P+ 層の

境界近傍が絶縁層に達していたが、上記漏洩電流がし+断される構造であれば良いので例えば第5 図(b)に示すものも有効である。

次に上記構造の相袖型MOSトランジスタの製造 方法について述べる。第6図(a)に示す様に、サフ ァイア基板卸上にシリコン層をエピタキシャル成 長させNチャネルトランジスタ形成領域的をP形 とし、Pチャネルトランジスタ形成領域切をN形 としたな、Nチャオルトランジスタのソース相当 質域の、ドレイン相当領域のに砒素(As)の様なN 型不純物をイオン在入あるいは拡散しPチャネル トランジスタのソース相当領域的、ドレイン相当 領域切にボロン(B)の様々P型不純物をイォン注入 あるいは拡散する。次に集 6 図(b)に示す様にアル ミニウム薄膜切を取けて前記相接するドレイン領 娘の少なくとも境界を含むドレイン領域の一部を 除く部分を被砂する。このときトランジスタ領域 以外は必ずしもアルミニウム薄膜器で被侵する必 要はない。次にブロトン等シリコン中で電気特性 K寄与しない質量の小さい物質のイオンピームを

アルミニウム薄膜锅をマスクにして照射し注入層 母を形成する。次に角 6 図(c)に示すようにアルミ ニウム薄膜脚を除去して熱処理によりソース領域、 ドレイン領域を拡散する。同時にプロトン等の注 入層に相当するドレイン領域が絶録層(4)まで到達 する。プロトン等の注入層の拡散層が深く形成さ れるのは、プロトン等の注入により発生した空格 子点の存在による増速拡散作用による。以下、グ 一ト絶骸膜や各種の電框を形成するのは従来技術 の通り行う。上記製造方法によれば増速拡散を用 いるととにより相接する相補型 MOS インパータの ドレインの境界付近の接合を架く形成するのに、 Nチャネルトランジスタのソース・ドレイン形成 及びPチャネルトランジスタのソース,ドレイン 形成がそれぞれ 1 回の不納物導入工程あるいは 1 回の熱拡散工程で可能である。

尚、上記説明では、絶録層として、絶録基板上に形成された SOS 構造の半導体装置について説明を行なったが、半導体基板中に埋め込み絶録層を設けた相補型 MOS 半導体装置にも適用できること

は明らかである。

4. 図面の簡単な説明


第1図乃至第4図は徒来の絶録基板上に設けた 相相型 MOS インパータにおいて帰洩電流のパスが 生する構造を示す機略断面図、第5図(a)及び(b)は 本発明の相種型 MOS 半導体装置の一実施例を示す 機略断面図、第6図(a)~(c)は本発明の相補型 MOS 半導体装置の製造工程を示す断面図である。図に おいて、

51,61… 純穀層

52,62… N チャネルトランジスタのソース領域、 53,63… N チャオルトランジスタのドレイン領域、 54,64… P チャネルトランジスタのソース領域、 55,65… P チャネルトランジスタのドレイン領域、 58,59… 相接部。

(7317)代理人 弁理士 助 近 唐 佑 (ほか1名)

第 1 図



第 2 図

